在高性能计算应用中，算力（和芯片成本）与片上存储器的数量密切相关。高端、服务器级处理器采用越来越大的片上 SRAM 来减少缓存未命中并避免片外数据访问。 SRAM 成本高昂，每个单元需要六个晶体管，经常占据大部分芯片面积。芯片制造商已采取极端措施（比如使用嵌入式 DRAM）来减小面积，然而，却往往增加了系统复杂性和功耗。